超導數位技術利用材料在低溫時所具備幾乎為零的電阻特性。初步計算結果預測，相較於最先進的CMOS處理器所提供的性能，這項技術的能源效率高了100倍，運算密度也增加1,000倍。
超導關鍵技術開發
(承前文)目前超導CPU所用的製程和材料，無法把運算密度提升到AI和ML技術突破所需的微縮程度。imec的目標是把目前的0.25微米微影尺寸微縮到28奈米。微縮的超導電線在縮小到50奈米的實際尺寸時，時脈速度和元件密度的乘積漸漸能與7奈米CMOS製程的表現相當(表1)。然而，在內連導線性能(以每條導線的GB傳輸率來表示)方面，28奈米超導技術預計能以百倍甚至千倍的幅度超越7奈米技術，功率效率也能提升50倍。
兩項關鍵技術將能協助達到這個微縮目標。首先，把處理流程轉移到imec的12吋無塵室進行，藉此來運用那些成功實現CMOS技術持續微縮的製程和設備。研究人員因此能使用像是193奈米浸潤式微影技術等製造能力，來定義這些結構的圖形，也能採用像是半鑲嵌等先進整合方案來建立內連導線層。其次，把目前所用的超導材料鈮(Nb)，改為採用明顯更有微縮潛能的超導化合物氮化鈮鈦(NbTiN)。這種材料是用來建立內連導線並製造新型約瑟夫森接面和MIM電容。不同於鈮，NbTiN可以承受傳統CMOS做法所用的製程溫度，並盡可能避免與其周圍元件層產生作用。
imec為MIM電容、約瑟夫森接面和內連導線來開發模組，並在低溫環境驗證這些元件。近期，imec研究人員在其12吋無塵室製造的短路徑元件，這些元件以NbTiN金屬導線及通孔為基礎，採用的是直接金屬蝕刻與半鑲嵌的作法。以此方法製出的電線只有50奈米寬，展現化學穩定性，臨界電流密度為100mA/µm2，臨界溫度為14K，具有技術突破。以新的製程控制能力把關鍵尺寸縮小至50奈米，為製造雙金屬層超導內連導線的發展提供穩健的基礎。這種雙金屬層方案的可行性也已經顯現。模組本身的設計可以實現多層的延伸電路，因為它具備建構金屬層與通孔層的平坦化獨立元件層，進而能實現多層金屬層的相互堆疊，形成一種內連導線結構。
雙金屬層的研究成果則，為探索嵌入式創新超導數位邏輯元件的可能性做出準備，這些創新元件包含像是配備NbTiN電極的可調式氧化鉿鋯(HZO)電容，以及設有a矽阻障層和NbTiN電極的約瑟夫森接面。運用一套類似於imec用來製造氮化鈦(TiN)電極HZO電容的傳統室溫晶圓製程，在開發NbTiN電極超導HZO電容的方面已經取得進展。
至於 a矽材約瑟夫森接面，整合這些新型NbTiN電極所取得的性能結果，優於先前 a配備Nb電極的矽材接面。利用imec的先進無塵室設備能夠打造高品質的介面，與充分控制元件內的均勻度，這些對於正常的元件性能來說至關重要。新型內部連接導線、HZO電容器和約瑟夫森接面的實例截面圖3、4。
除了在接下來的三個技術世代持續微縮約瑟夫森接面和內連導線尺寸，imec的發展藍圖還延伸到3D整合與降溫技術。在第一代技術，該藍圖預計會堆疊約莫100塊電路板，以達到BF16稠密運算每秒20百萬兆次浮點運算(exaFLOPS)的目標性能，即以FP18精度稀疏運算達到每秒80百萬兆次浮點運算(exaFLOPS)。越來越多的邏輯晶片將會逐步完成堆疊，而電路板的數量則會減少。這將能進一步提升元件性能，並降低複雜度和成本。
超導數位系統改變運算產業
超導數位系統將會顛覆AI和ML技術的發展藍圖。這些系統在能源效率和運算密度方面可望實現飛躍進展，這些性能是基於超導技術背後的物理原理。為了確保這些增益留在整個系統堆疊內，利用系統技術協同優化是必需。在技術方面，以微縮約瑟夫森接面和內連導線、增加時脈、堆疊電路板與個別邏輯晶片為基礎的發展藍圖，將能把資料伺服器微縮到鞋盒大小。首批里程碑已經成功微縮NbTiN內部連線導線、HZO電容器及a矽材約瑟夫森接面。針對這三套製程模組，運用與CMOS製造相容的材料和整合方案是成功關鍵。
(本文作者皆為比利時微電子研究中心科技研究主任)
參考資料：
[1] 美國半導體產業協會。 “Rebooting the IT Revolution: A Call to Action.” 檢自 3月14日 (2015年): 2019。
[2] https://openai.com/research/ai-and-compute
[3] ‘Superconducting digital technology: enabling sustainable hardware for deep learning and quantum computing’，Anna Herr，發表於2022年比利時微電子研究中心(imec)美國全球技術論壇(ITF World)
[4] ‘Scaling NbTiN-based ac-powered Josephson digital to 400M devices/cm2’，A. Herr等人， arXiv preprint arXiv:2303.16792 (2023年).
[5] ‘Superconducting pulse conserving logic and Josephson-SRAM’，Q. Herr等人，Appl. Phys. Lett. 122, 182604 (2023年)
[6] ‘Towards enabling two metal level semi-damascene interconnects for superconducting digital logic: fabrication, characterization and electrical measurements of superconducting NbxTi(1-x)N’，A. Ponkhrel等人，2023年IEEE國際晶片導線技術會議(IITC)
超導數位技術變革AI/ML發展 實現運算設備用電永續(3)
